Eine vollständige Erläuterung des ChIP -Herstellungsprozesses (2/2): Vom Wafer bis zu Verpackungen und Tests

Die Herstellung jedes Halbleiterprodukts erfordert Hunderte von Prozessen, und der gesamte Herstellungsprozess ist in acht Schritte unterteilt:Waferverarbeitung - Oxidation - Photolithographie - Ätzen - Ablagerung von Dünnfilmen - Zusammenhänge - Test - Verpackung.

---

Schritt 5: Dünnfilmablagerung

Um die Mikrogeräte im Chip zu erstellen, müssen wir ständig Schichten von dünnen Filmen ablegen und die überschüssigen Teile durch Ätzen entfernen und einige Materialien hinzufügen, um verschiedene Geräte zu trennen. Jeder Transistor oder jede Speicherzelle wird Schritt für Schritt durch den obigen Prozess erstellt. Der "Dünnfilm", über den wir hier sprechen, bezieht sich auf einen "Film" mit einer Dicke von weniger als 1 Mikron (μm, einer Millionstel eines Messgeräts), die nicht durch gewöhnliche mechanische Verarbeitungsmethoden hergestellt werden kann. Der Prozess der Platzierung eines Films mit den erforderlichen molekularen oder atomaren Einheiten auf einem Wafer ist "Ablagerung".

Um eine mehrschichtige Halbleiterstruktur zu bilden, müssen wir zunächst einen Gerätestapel erstellen, das abwechselnd mehrere Schichten von dünnen Metallfilmen (leitfähigen) Filmen und dielektrischen (Isolier-) Filmen auf der Oberfläche des Wafers stapeln und dann die überschüssigen Teile durch wiederholte Ätzprozesse entfernen, um eine dreidimensionale Struktur zu bilden. Techniken, die für Ablagerungsprozesse verwendet werden können, umfassen chemische Dampfablagerung (CVD), Atomschichtabscheidung (ALD) und physikalische Dampfabscheidung (PVD) und Methoden, die diese Techniken verwenden, können in trockene und nasse Ablagerung unterteilt werden.

Chemische Dampfabscheidung (CVD)

In der chemischen Dampfabscheidung reagieren Vorläufergase in einer Reaktionskammer, um einen dünnen Film zu bilden, der an der Oberfläche des Wafers und Nebenprodukten aus der Kammer gepumpt wird. Plasma verstärkte chemische Dampfablagerung verwendet Plasma, um die Reaktantengase zu erzeugen. Diese Methode reduziert die Reaktionstemperatur und macht sie ideal für temperaturempfindliche Strukturen. Die Verwendung von Plasma kann auch die Anzahl der Ablagerungen verringern, was häufig zu Filmen mit höherer Qualität führt.

Atomschichtabscheidung (ALD)

Atomschichtablagerung bildet dünne Filme, indem nur einige atomare Schichten gleichzeitig abgelegt werden. Der Schlüssel zu dieser Methode besteht darin, unabhängige Schritte zu zyklieren, die in einer bestimmten Reihenfolge durchgeführt werden und eine gute Kontrolle aufrechterhalten. Das Beschichten der Waferoberfläche mit einem Vorläufer ist der erste Schritt, und dann werden verschiedene Gase eingeführt, um mit dem Vorläufer zu reagieren, um die gewünschte Substanz auf der Waferoberfläche zu bilden.

Physikalische Dampfabscheidung (PVD)

Wie der Name schon sagt, bezieht sich die physische Dampfablagerung auf die Bildung von dünnen Filmen mit physischen Mitteln. Sputtern ist eine physikalische Dampfabscheidungsmethode, die das Argon -Plasma verwendet, um Atome aus einem Ziel zu sputtern und sie auf der Oberfläche eines Wafers abzulegen, um einen dünnen Film zu bilden. In einigen Fällen kann der abgelagerte Film durch Techniken wie ultraviolette thermische Behandlung (UVTP) behandelt und verbessert werden.

Schritt 6: Verbindungsverbindung

Die Leitfähigkeit von Halbleitern besteht zwischen Leitern und Nicht-Leiter (d. H. Isolatoren), wodurch wir den Stromfluss vollständig steuern können. Lithographie-, Ätz- und Abscheidungsprozesse auf Waferbasis können Komponenten wie Transistoren erstellen, müssen jedoch verbunden werden, um die Übertragung und den Empfang von Strom und Signalen zu ermöglichen.

Metalle werden aufgrund ihrer Leitfähigkeit zur Schaltungsverbindung verwendet. Metalle, die für Halbleiter verwendet werden, müssen die folgenden Bedingungen erfüllen:

· Niedriger Widerstand: Da Metallschaltungen Strom bestehen müssen, sollten die Metalle in ihnen einen geringen Widerstand haben.

· Thermochemische Stabilität: Die Eigenschaften von Metallmaterialien müssen während des Metallverbindungsverfahrens unverändert bleiben.

· Hohe Zuverlässigkeit: Während sich integrierte Schaltungstechnik entwickelt, müssen selbst kleine Mengen an Metallverbindungsmaterialien eine ausreichende Haltbarkeit aufweisen.

· Herstellungskosten: Auch wenn die ersten drei Bedingungen erfüllt sind, sind die Materialkosten zu hoch, um den Bedürfnissen der Massenproduktion zu erfüllen.

Der Verbindungsverfahren verwendet hauptsächlich zwei Materialien, Aluminium und Kupfer.

Aluminium -Verbindungsverfahren

Der Aluminiumverbindungsprozess beginnt mit Aluminiumablagerung, Anwendung, Exposition und Entwicklung von Photoresist, gefolgt von der Ätzen, um überschüssige Aluminium und Photoresist selektiv zu entfernen, bevor Sie in den Oxidationsprozess eintreten. Nach Abschluss der obigen Schritte werden die Photolithographie-, Ätz- und Abscheidungsprozesse wiederholt, bis die Verbindung abgeschlossen ist.

Zusätzlich zu seiner hervorragenden Leitfähigkeit ist Aluminium auch leicht zu photolithografisch, für Ätzen und Lagerstätten. Darüber hinaus hat es kostengünstige und gute Haftung für den Oxidfilm. Seine Nachteile sind, dass es leicht zu korrodieren ist und einen niedrigen Schmelzpunkt aufweist. Um zu verhindern, dass Aluminium mit Silizium reagiert und Verbindungsprobleme verursacht, müssen Metallablagerungen hinzugefügt werden, um Aluminium vom Wafer zu trennen. Diese Kaution heißt "Barrier Metal".

Aluminiumschaltungen werden durch Ablagerung gebildet. Nachdem der Wafer in die Vakuumkammer eingetreten ist, haftet ein dünner Film, der von Aluminiumpartikeln gebildet wird, am Wafer. Dieser Prozess wird als "Dampfabscheidung (VD)" bezeichnet, das chemische Dampfablagerung und physikalische Dampfabscheidung umfasst.

Kupferverbesserungsprozess

Wenn Halbleiterprozesse anspruchsvoller werden und die Gerätegrößen schrumpfen, sind die Verbindungsgeschwindigkeit und die elektrischen Eigenschaften von Aluminiumschaltungen nicht mehr ausreichend, und neue Leiter, die sowohl die Größe als auch die Kostenbedürfnisse entsprechen, sind erforderlich. Der erste Grund, warum Kupfer Aluminium ersetzen kann, ist, dass es einen niedrigeren Widerstand aufweist, der eine schnellere Verbindungsgeschwindigkeiten für Geräte ermöglicht. Kupfer ist auch zuverlässiger, da es gegen Elektromigration stärker resistent ist, die Bewegung von Metallionen, wenn Strom durch ein Metall fließt als Aluminium.

Kupfer bildet jedoch nicht leicht Verbindungen, was es schwierig macht, die Oberfläche eines Wafers zu verdampfen und zu entfernen. Um dieses Problem anzugehen, können wir dielektrische Materialien, die aus Gräben und Vias bestehen, anstatt Kupfer zu ätzen, und ätzen dielektrische Materialien und füllen dann die oben genannten "Muster" mit Kupfer, um eine Verbindung zu erreichen, einen Prozess namens "Damascene".

Wenn Kupferatome weiterhin in das Dielektrikum diffundieren, nimmt die Isolierung des letzteren ab und erzeugt eine Barriereschicht, die die Kupferatome vor einer weiteren Diffusion blockiert. Anschließend wird eine dünne Kupfersamenschicht auf der Barriereschicht gebildet. Dieser Schritt ermöglicht die Elektroplatte, was die Füllung von hohen Seitenverhältnismustern mit Kupfer ist. Nach dem Füllen kann das überschüssige Kupfer durch mechanisches Metallmechanikpolieren (CMP) entfernt werden. Nach Abschluss kann ein Oxidfilm abgelagert werden und der überschüssige Film kann durch Photolithographie- und Ätzprozesse entfernt werden. Der obige Vorgang muss wiederholt werden, bis die Kupferverbindung abgeschlossen ist.

Aus dem obigen Vergleich ist ersichtlich, dass der Unterschied zwischen Kupferverbindung und Aluminiumverbindung darin besteht, dass das überschüssige Kupfer eher durch Metall -CMP als durch Ätzen entfernt wird.

Schritt 7: Tests

Das Hauptziel des Tests ist es zu überprüfen, ob die Qualität des Halbleiterchips einem bestimmten Standard entspricht, um defekte Produkte zu beseitigen und die Zuverlässigkeit des Chips zu verbessern. Darüber hinaus treten defekte Produkte nicht in den Verpackungsschritt ein, was dazu beiträgt, Kosten und Zeit zu sparen. Electronic Die Sorting (EDS) ist eine Testmethode für Wafer.

EDS ist ein Prozess, der die elektrischen Eigenschaften jedes Chips im Waferzustand überprüft und dadurch die Halbleiterausbeute verbessert. EDS kann wie folgt in fünf Schritte unterteilt werden:

01 Elektrische Parameterüberwachung (EPM)

EPM ist der erste Schritt im Halbleiter -Chip -Test. In diesem Schritt werden jedes Gerät (einschließlich Transistoren, Kondensatoren und Dioden) getestet, die für Halbleiter integrierte Schaltungen erforderlich sind, um sicherzustellen, dass ihre elektrischen Parameter den Standards entsprechen. Die Hauptfunktion von EPM besteht darin, gemessene elektrische charakteristische Daten bereitzustellen, die zur Verbesserung der Effizienz von Halbleiterherstellungsprozessen und der Produktleistung (nicht zur Erkennung fehlerhafter Produkte) verwendet werden.

02 Waferalterungstest

Die Halbleiterfehlerrate ergibt sich aus zwei Aspekten, nämlich der Fertigungsfehler (höher in der frühen Stufe) und der Rate der Defekte im gesamten Lebenszyklus. Der Waferalterungstest bezieht sich auf die Prüfung des Wafers unter einer bestimmten Temperatur und einer Wechselstrom-/Gleichstromspannung, um herauszufinden, dass Produkte, die möglicherweise Defekte in der frühen Stufe haben, die Zuverlässigkeit des Endprodukts durch Entdeckung potenzieller Defekte zu verbessern.

03 Erkennung

Nach Abschluss des Alterungstests muss der Halbleiterchip mit einer Sondenkarte an das Testgerät angeschlossen werden, und dann können die Temperatur-, Geschwindigkeits- und Bewegungstests am Wafer durchgeführt werden, um die relevanten Halbleiterfunktionen zu überprüfen. In der Tabelle finden Sie eine Beschreibung der spezifischen Testschritte.

04 Reparatur

Reparatur ist der wichtigste Testschritt, da einige defekte Chips durch Ersetzen der problematischen Komponenten repariert werden können.

05 Punkt

Die Chips, die den elektrischen Test nicht bestanden haben, wurden in den vorherigen Schritten aussortiert, müssen jedoch noch markiert werden, um sie zu unterscheiden. In der Vergangenheit mussten wir defekte Chips mit spezieller Tinte markieren, um sicherzustellen, dass sie mit bloßem Auge identifiziert werden können, aber jetzt sortiert das System sie automatisch nach dem Testdatenwert.

Schritt 8: Verpackung

Nach den vorherigen Prozessen bildet der Wafer quadratische Chips gleicher Größe (auch als "einzelne Chips" bezeichnet). Das nächste, was Sie tun müssen, ist, durch Schneiden einzelne Chips zu erhalten. Die neu geschnittenen Chips sind sehr zerbrechlich und können keine elektrischen Signale austauschen, sodass sie separat verarbeitet werden müssen. Dieses Verfahren ist die Verpackung, darunter die Bildung einer Schutzhülle außerhalb des Halbleiterchips und der Erlaubnis, elektrische Signale mit außen auszutauschen. Der gesamte Verpackungsprozess ist in fünf Schritte unterteilt, nämlich Wafersägen, Einzelchip -Ansätze, Verbindungen, Formtests und Verpackungstests.

01 Wafersägen

Um unzählige dicht angeordnete Chips aus dem Wafer zu schneiden, müssen wir zunächst die Rückseite des Wafers sorgfältig "mahlen", bis seine Dicke den Anforderungen des Verpackungsprozesses entspricht. Nach dem Schleifen können wir die Schreiberlinie am Wafer entlang schneiden, bis der Halbleiterchip getrennt ist.

Es gibt drei Arten von Wafer -Sägen -Technologie: Klingenschneidung, Laserschneiden und Plasmaabschneiden. Blattwürfel ist die Verwendung einer Diamantklinge, um den Wafer zu schneiden, der anfällig für Reibungswärme und Trümmer ist und damit den Wafer beschädigt wird. Laserwürfel hat eine höhere Präzision und kann leicht Wafer mit dünner Dicke oder kleiner Schreiberlinienabstand verarbeiten. Das Plasma -Würfeln verwendet das Prinzip des Plasma -Radierens, sodass diese Technologie auch dann anwendbar ist, wenn der Schriftzeleitungsabstand sehr gering ist.

02 Einzugsbefestigung mit einem Wafer

Nachdem alle Chips vom Wafer getrennt sind, müssen wir die einzelnen Chips (einzelne Wafer) am Substrat (Bleirahmen) anbringen. Die Funktion des Substrats besteht darin, die Halbleiterchips zu schützen und sie zu ermöglichen, elektrische Signale mit externen Schaltungen auszutauschen. Flüssige oder feste Klebebandklebstoffe können verwendet werden, um die Chips anzubringen.

03 Zusammenschaltung

Nach dem Anbringen des Chips am Substrat müssen wir auch die Kontaktpunkte der beiden anschließen, um einen elektrischen Signalaustausch zu erreichen. In diesem Schritt können zwei Verbindungsmethoden verwendet werden: Drahtbindung mit dünnen Metalldrähten und Flip -Chip -Bindung unter Verwendung kugelförmiger Goldblöcke oder Blöcke. Drahtbindung ist eine herkömmliche Methode, und die Flip -Chip -Bindungstechnologie kann die Herstellung von Halbleitern beschleunigen.

04 Formteile

Nach Abschluss des Anschlusss des Halbleiterchips ist ein Formprozess erforderlich, um ein Paket an die Außenseite des Chips hinzuzufügen, um den integrierten Halbleiter -Schaltkreis vor externen Bedingungen wie Temperatur und Luftfeuchtigkeit zu schützen. Nachdem die Verpackungsform nach Bedarf hergestellt wurde, müssen wir den Halbleiterchip und die Epoxidformmasse (EMC) in die Form legen und sie versiegeln. Der versiegelte Chip ist die endgültige Form.

05 Verpackungstest

Die Chips, die bereits ihre endgültige Form hatten, müssen auch den endgültigen Defekttest bestehen. Alle fertigen Halbleiterchips, die in den endgültigen Test eintreten, sind die Halbleiterchips abgeschlossen. Sie werden in die Testgeräte platziert und setzen unterschiedliche Bedingungen wie Spannung, Temperatur und Luftfeuchtigkeit für elektrische, funktionelle und Geschwindigkeitstests ein. Die Ergebnisse dieser Tests können verwendet werden, um Defekte zu finden und die Produktqualität und die Produktionseffizienz zu verbessern.

Entwicklung der Verpackungstechnologie

Mit zunehmender Größe der Chipgröße und der Leistungsanforderungen hat die Verpackung in den letzten Jahren viele technologische Innovationen erfahren. Einige zukunftsorientierte Verpackungstechnologien und -lösungen umfassen die Verwendung von Ablagerung für herkömmliche Back-End-Prozesse wie WLP-Technologie (Wafer-Level Packaging), RDL-Technologie (Umverteilung) sowie für Ätz- und Reinigungstechnologien für die Herstellung von Front-End-Wafern.

Was ist fortgeschrittene Verpackung?

Bei der herkömmlichen Verpackung muss jeder Chip aus dem Wafer herausgeschnitten und in eine Form gelegt werden. Wafer-Level-Verpackung (WLP) ist eine Art fortschrittlicher Verpackungstechnologie, die sich auf die direkte Verpackung des Chips auf dem Wafer bezieht. Der Prozess von WLP besteht darin, zuerst alle gebildeten Chips vom Wafer gleichzeitig zu packen und zu testen. Im Vergleich zu herkömmlichen Verpackungen sind der Vorteil von WLP niedrigere Produktionskosten.

Fortgeschrittene Verpackungen können in 2D -Verpackungen, 2,5D -Verpackungen und 3D -Verpackungen unterteilt werden.

Kleinere 2D -Verpackung

Wie bereits erwähnt, umfasst der Hauptzweck des Verpackungsprozesses das Senden des Signals des Halbleiterchips nach außen. Diese Beulen sind in Fan-In und Fan-Out unterteilt. Der erstere fächerförmige befindet sich im Chip, und der letztere fächerförmige Fan liegt außerhalb des Chipbereichs. Wir rufen die Eingangs-/Ausgangssignal -E/A (Eingang/Ausgabe) auf, und die Anzahl der Eingang/Ausgabe wird als E/A -Anzahl bezeichnet. Die Zählung der E/A ist eine wichtige Grundlage für die Bestimmung der Verpackungsmethode. Wenn die E/A-Anzahl niedrig ist, wird die Lüfterverpackung verwendet. Da sich die Chipgröße nach der Verpackung nicht wesentlich ändert, wird dieser Vorgang auch als Chip-Skale-Verpackung (CSP) oder Chip-Skale-Verpackung (Wafer-Level) (WLCSP) bezeichnet. Wenn die E/A-Anzahl hoch ist, wird normalerweise eine Fan-Out-Verpackung verwendet, und zusätzlich zu Unebenheiten werden Umverteilungschichten (RDLs) erforderlich, um Signalrouting zu aktivieren. Dies ist "Fan-Out-Wafer-Level-Verpackung (Geflügel)."

2.5d Verpackung

Die 2.5D -Verpackungstechnologie kann zwei oder mehr Arten von Chips in ein einzelnes Paket einfügen, während Signale seitlich weitergeleitet werden können, wodurch die Größe und Leistung des Pakets erhöht werden können. Die am weitesten verbreitete 2,5D -Verpackungsmethode besteht darin, Speicher- und Logikchips in ein einzelnes Paket über einen Silizium -Interposer zu setzen. 2.5D-Verpackungen erfordert Kerntechnologien wie VIAS (Thry-Silicon VIAS), Mikrobeulen und Fine-Pitch-RDLs.

3D -Verpackung

Die 3D -Verpackungstechnologie kann zwei oder mehr Arten von Chips in ein einzelnes Paket einfügen, während Signale vertikal geleitet werden können. Diese Technologie eignet sich für kleinere und höhere E/A -Anzahl -Halbleiterchips. TSV kann für Chips mit hohen E/A -Zahlen verwendet werden, und die Drahtbindung kann für Chips mit niedrigen E/A -Zahlen verwendet werden und bilden letztendlich ein Signalsystem, in dem die Chips vertikal angeordnet sind. Zu den für die 3D-Verpackung erforderlichen Kerntechnologien gehören die TSV- und Mikro-Bump-Technologie.

Bisher wurden die acht Schritte der Semiconductor -Produktherstellung "Waferverarbeitung - Oxidation - Photolithographie - Ätzen - Dünnfilmabscheidung - Verbindungsverbindung - Test - Verpackung" vollständig eingeführt. Von "Sand" bis "Chips" führt die Halbleitertechnologie eine echte Version von "Steinen in Gold" durch.

---

Vetek Semiconductor ist ein professioneller chinesischer Hersteller vonTantal -Carbidbeschichtung, Siliziumkarbidbeschichtung, Spezialgrafit, SiliziumkarbidkeramikUndAndere Halbleiterkeramik. Vetek Semiconductor ist verpflichtet, fortschrittliche Lösungen für verschiedene SIC -Wafer -Produkte für die Halbleiterindustrie bereitzustellen.

Wenn Sie an den oben genannten Produkten interessiert sind, können Sie uns direkt direkt kontaktieren.  

Mob: +86-180 6922 0752

WhatsApp: +86 180 6922 0752

E -Mail: Anny@veteksemi.com